應屆畢業(yè)生
學歷不限
最近更新
2307人關(guān)注
職位描述
該職位信息待核驗，請仔細了解后再進行投遞！
崗位職責
1.負責IP和SOC驗證
2.理解設計需求， 建立IP、SOC驗證計劃
3.負責IP驗證環(huán)境的搭建,執(zhí)行驗證計劃，驗證用例的開發(fā)和回歸，分析和提高功能覆蓋率和代碼覆蓋率，確保驗證的完整性， 保證設計質(zhì)量。
4.支持FPGA驗證和測試用例的開發(fā)和回片測試debug。
任職要求
1.電子相關(guān)專業(yè)本科以上學歷， 2年以上驗證相關(guān)工作經(jīng)驗。
2.熟悉system Verilog和UVM方法學，以及各種驗證組件的實現(xiàn)（assertion， checker， monitor等）， 能夠獨立搭建模塊級驗證環(huán)境
3.熟悉邏輯設計和Verilog語言， 熟悉MCU架構(gòu)和設計（CPU，總線，中斷， DMA， 時鐘等）者優(yōu)先。
4.熟練掌握至少一種腳本語言， TCL、Perl， Python， C-shell 等
工作地點：上海/蘇州/天津均可
1.負責IP和SOC驗證
2.理解設計需求， 建立IP、SOC驗證計劃
3.負責IP驗證環(huán)境的搭建,執(zhí)行驗證計劃，驗證用例的開發(fā)和回歸，分析和提高功能覆蓋率和代碼覆蓋率，確保驗證的完整性， 保證設計質(zhì)量。
4.支持FPGA驗證和測試用例的開發(fā)和回片測試debug。
任職要求
1.電子相關(guān)專業(yè)本科以上學歷， 2年以上驗證相關(guān)工作經(jīng)驗。
2.熟悉system Verilog和UVM方法學，以及各種驗證組件的實現(xiàn)（assertion， checker， monitor等）， 能夠獨立搭建模塊級驗證環(huán)境
3.熟悉邏輯設計和Verilog語言， 熟悉MCU架構(gòu)和設計（CPU，總線，中斷， DMA， 時鐘等）者優(yōu)先。
4.熟練掌握至少一種腳本語言， TCL、Perl， Python， C-shell 等
工作地點：上海/蘇州/天津均可
注：聯(lián)系我時，請說是在四川人才網(wǎng)上看到的。
工作地點
地址：上海浦東新區(qū)祥科路268號3層308室
??
點擊查看地圖
詳細位置，可以參考上方地址信息
求職提示：用人單位發(fā)布虛假招聘信息，或以任何名義向求職者收取財物（如體檢費、置裝費、押金、服裝費、培訓費、身份證、畢業(yè)證等），均涉嫌違法，請求職者務必提高警惕。
職位發(fā)布者
周思佳HR
上海道之科技有限公司
-
電子技術(shù)·半導體·集成電路
-
100-199人
-
股份制企業(yè)
-
清能路85號
相似職位
-
招1位人事招聘 早九晚六 5元以上應屆畢業(yè)生 大專四川泰盈科技有限公司
-
紅光急招！7k 快遞員購買社保 面議應屆畢業(yè)生 不限浙江丹鳥物流科技有限公司
-
staff software project manager 18000-25000元應屆畢業(yè)生 本科聯(lián)想(北京)有限公司(聯(lián)想集團)
-
software engineer (c# ) 15000-25000元應屆畢業(yè)生 本科聯(lián)想(北京)有限公司(聯(lián)想集團)
-
advisory engineer, devops 20000-34000元應屆畢業(yè)生 本科聯(lián)想(北京)有限公司(聯(lián)想集團)
-
高級云平臺開發(fā)工程師 22000-35000元應屆畢業(yè)生 本科聯(lián)想(北京)有限公司(聯(lián)想集團)
