職位描述
該職位信息待核驗(yàn),請仔細(xì)了解后再進(jìn)行投遞!
崗位職責(zé):1、運(yùn)用Altera、Xilinx等公司主流FPGA器件及開發(fā)環(huán)境進(jìn)行項(xiàng)目開發(fā);2、負(fù)責(zé)產(chǎn)品研發(fā)中FPGA選型、方案設(shè)計(jì)、功能模塊以及接口部分設(shè)計(jì),編寫相關(guān)設(shè)計(jì)開發(fā)文檔;3、負(fù)責(zé)各功能模塊的邏輯實(shí)現(xiàn)、仿真、時(shí)序約束與分析、RTL代碼的邏輯綜合、調(diào)試、測試以及與軟件、硬件設(shè)計(jì)人員聯(lián)調(diào);4、項(xiàng)目相關(guān)文檔撰寫和維護(hù),項(xiàng)目相關(guān)代碼、工程維護(hù)。任職要求:1、學(xué)歷要求:本科及以上2、專業(yè)要求:電子、通信、半導(dǎo)體等相關(guān)專業(yè)3、經(jīng)驗(yàn)要求:具有3年以上FPGA邏輯開發(fā)、時(shí)鐘設(shè)計(jì),IO約束等,有整機(jī)產(chǎn)品開發(fā)項(xiàng)目經(jīng)驗(yàn)優(yōu)先;4、職稱要求:5、理論知識(shí)要求:具備一定的硬件和信號(hào)處理基礎(chǔ)知識(shí),熟悉軟件無線電知識(shí)更佳;6、技能、能力要求:熟練掌握Verilog HDL等硬件編程語言;熟悉C語言編程;熟練掌握Altera/Xilinx等FPGA相關(guān)工具和開發(fā)流程;掌握數(shù)字通信信號(hào)處理,掌握DDR3、DDR4、PCIE、JESD204B等高速接口開發(fā)設(shè)計(jì)。職位福利:年底雙薪、五險(xiǎn)一金、交通補(bǔ)助、餐補(bǔ)、通訊補(bǔ)助、全勤獎(jiǎng)、節(jié)日福利、定期體檢
工作地點(diǎn)
地址:成都成都
??
點(diǎn)擊查看地圖
詳細(xì)位置,可以參考上方地址信息
求職提示:用人單位發(fā)布虛假招聘信息,或以任何名義向求職者收取財(cái)物(如體檢費(fèi)、置裝費(fèi)、押金、服裝費(fèi)、培訓(xùn)費(fèi)、身份證、畢業(yè)證等),均涉嫌違法,請求職者務(wù)必提高警惕。
職位發(fā)布者
HR
成都大公博創(chuàng)信息技術(shù)有限公司
-
通信/電信/網(wǎng)絡(luò)設(shè)備/增值服務(wù)
-
200-499人
-
公司性質(zhì)未知
-
高新西區(qū)百草路666號(hào)2樓
相似職位
-
物業(yè)市拓經(jīng)理 面議應(yīng)屆畢業(yè)生 不限成都中海物業(yè)管理有限公司
-
實(shí)驗(yàn)室主任 8000-13000元應(yīng)屆畢業(yè)生 本科四川凱發(fā)計(jì)量檢測有限公司
-
質(zhì)量部長 15000-18000元應(yīng)屆畢業(yè)生 本科盛屯礦業(yè)集團(tuán)股份有限公司
-
AI 智能體架構(gòu)工程師 18000-25000元應(yīng)屆畢業(yè)生 本科盛屯礦業(yè)集團(tuán)股份有限公司
-
IT資深工程師 15000-20000元應(yīng)屆畢業(yè)生 本科盛屯礦業(yè)集團(tuán)股份有限公司
-
礦山副總經(jīng)理/總工程師 30000-45000元應(yīng)屆畢業(yè)生 本科盛屯礦業(yè)集團(tuán)股份有限公司

應(yīng)屆畢業(yè)生
本科
2026-05-14 06:20:57
1251人關(guān)注
注:聯(lián)系我時(shí),請說是在四川人才網(wǎng)上看到的。
